一、嵌入系统中断控制器的设计（论文文献综述）
吴小强[1]（2021）在《面向小型无人机系统的跨平台可信Hypervisor模块研究》文中指出
李龙乾[2]（2021）在《基于国产芯片的PCIe接口及LDPC译码器设计与实现》文中研究表明为应对目前的国际形势和国内信息产业对核心技术的需求,关键领域的仪器设备逐渐摆脱芯片大量依赖进口的局面。不过,由于国内外核心技术与平台架构存在较大差异,要推广国产芯片的应用领域,当务之急是将现有的上层应用进行迁移并兼容国产平台。在上述背景下,本课题基于龙芯与国产FPGA平台完成PCIe接口逻辑与LDPC译码器设计,为国产化的工程应用提供案例。本文主要研究内容如下:（1）首先,简述了PCIe总线拓扑结构、分层结构及各层功能,重点分析了TLP结构与PCIe的事务请求,给出了PCIe设备的Type 0配置空间定义与三种中断机制原理。其次,主要分析了四种LDPC译码算法的特点及其硬件实现的可行性,借助Tanner图研究了OMS译码算法的迭代步骤。最后,基于码率为0.4、码长为155的QC-LDPC码对比了MS、OMS与LLR-BP译码算法的译码性能。综合计算复杂度与性能,OMS译码算法具有较高的工程应用价值,上述理论为基于国产平台的系统设计提供了理论指导。（2）设计了基于国产FPGA的DMA控制器与LDPC译码器系统;首先,介绍了系统功能与PCIe IP核的相关配置参数。其次,重点分析了DMA控制器中接收、发送引擎以及中断控制器的状态机转移流程,完成AXI-TRN协议转换与控制状态机寄存器的定义,并基于RP仿真平台编写测试用例进行了DMA控制器的功能仿真。最后,采用串行结构设计LDPC译码器各模块,并对控制模块、VNU、CNU以及译码判决模块的设计进行了详细描述。利用“FIFO+BRAM”方案解决了DMA控制器与LDPC译码器数据存取与位宽转换的问题。该硬件系统方案明确了驱动与上位机的开发需求。（3）基于龙芯操作系统开发了PCIe驱动程序;首先,对PCIe驱动框架进行了研究,并实现驱动的加载与卸载、初始化与关闭等功能。在file operations结构体中定义了open、read、write、ioctl、release接口函数,并给出了与DMA方式相关的读写功能与中断操作的设计思路。其次,在上位机完成信道初始似然值计算,通过调用API函数,将待译码数据发送至PCIe设备,并由LDPC译码器完成译码。经过与Matlab中OMS译码算法进行仿真对比,表明LDPC译码器功能完善并符合预期。最后,PCIe传输速率测试的结果显示DMA读、写速率分别可达1427 MB/s和1620 MB/s,带宽最大值为PCIe接口理论带宽值的84%。
郭涛[3]（2021）在《基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用》文中指出随着嵌入式系统技术的日益成熟,处理器的运算能力越来越强大,运算速度越来越快,人们对于嵌入式系统的应用也越来越多。但是在许多工业应用中,对于所使用工具的安全性和可靠性有极高的要求,一般的嵌入式操作系统,如Linux,安卓等还不能满足工业级别的安全要求,这就对既能够达到工业级安全认证要求,又可以快速运算的嵌入式系统产生了迫切的需求。本文所阐述的是一款同时拥有IEC 61508安全完整性三级认证（SIL 3）和共通准则第六级（EAL 4+）等高级认证的嵌入式实时操作系统ThreadX RTOS。它由Express Logic公司（现已被微软收购）开发,具有高性能,高可靠性的嵌入式实时操作系统。与其它实时操作系统不同,ThreadX具有通用性,使基于RISC（reduced instruction set computer 简化指令集计算机）和 DSP（DigitalSignal Processing数字信号处理）的小型微控制器的应用程序易于升级,现在已经被广泛应用于手机、智能手表、智能手环的基带,以及打印机、数码相机等设备中。i.MX 6Quad则是由恩智浦（NXP）公司研发的搭载了四个Cortex-A9内核的高性能四核处理器。Cortex-A9处理器是由ARM推出的一款,基于ARMv7架构的多核处理器,Cortex-A9多核处理器是第一次结合了 Cortex架构以及用于可以扩展性能的多处理能力的ARM架构处理器。ARM DS-5是我们选择用来开发Cortex-A9处理器的集成开发环境,它是由ARM官方推出的一款,基于Eclipse的调试器,它可以用来调试全部的ARM处理器,其中包括:较早的ARMv9、ARMv11等系列处理器,以及较新的Cortex-A7、Cortex-A9、Cortex-A15 等 Cortex-A 系列,以及 Cortex-R 系列和 Cortex-M 处理器。本文将详细介绍基于ARM DS-5开发平台设计ThreadX RTOS嵌入式实时操作系统关键技术的研究,详细介绍嵌入式操作系统移植技术,完成在i.MX 6Quad四核高性能处理器上的各项移植工作。
赵东升[4]（2021）在《基于ARM Cortex-M3核MCU的设计与应用》文中研究指明随着集成电路产业的飞速发展,微控制器芯片（MCU）得到很大的关注,在国防、商业以及生活服务中扮演着越来越重要的角色。目前MCU中最具有代表性的是ARM系列的处理器,因而对MCU的研究工作大部分是围绕ARM处理器及其指令集架构展开的。此外,ARM DesignStart计划顺利开展,为ARM处理器的研究提供了便利。本文基于GPS接收机解算算法的应用需求,通过研究微控制器的工作原理与实现方法,分析并利用ARMCortex-M3的软核IP,设计了一款可运行GPS基带信号解算程序的微控制器,并在FPGA上验证了其功能的正确性。本文首先对微控制器片上系统进行介绍,包括微控制器整体设计、ARM指令集的基本概念、ARM Cortex-M系列处理器的特点和软核ARM Cortex-M3的内部结构。接着基于自顶向下的设计思想和AMBA总线协议,对系统进行模块划分和功能定义,使用Verilog HDL硬件描述语言完成对微控制器的总线系统、存储系统、外设系统等模块的RTL级代码设计和系统集成。在硬件逻辑设计过程中,编写测试案例,并搭建Verilog与C语言混合仿真平台,进行定向功能测试。在软件程序设计过程中,基于ARM Cortex微控制器软件接口标准（CMSIS）,完成软件应用程序与微控制器硬件逻辑的映射。最后以FPGA为原型验证平台,验证该微控制器是否满足应用程序运行的要求。基于本文所设计的ARM微控制器采用软硬件协调设计模式,以ARM Cortex-M3的FPGA实现为硬件平台来运行以C语言编写的GPS解算程序,实际解算结果与在计算机上的结果一致。这初步证明了基于本文设计的MCU可实现GPS位置解算,为卫星定位接收机的研究设计提供了参考,具有一定的现实意义和市场价值。
吴健[5]（2021）在《基于ZYNQ的快速傅里叶变换光谱仪信号获取技术》文中进行了进一步梳理近年来红外光谱技术得到了极大的发展,并在生物工程、大气探测、污染检测和军事装备等领域得到了广泛的应用,而傅里叶变换光谱仪凭借其多通道、高光谱分辨率的特点,在红外探测领域占有着很大的优势,但同时也对于傅里叶变换红外光谱仪器的实时性、小型化和便携性提出了更迫切的需求。实时的数据采集处理系统是傅里叶变换红外光谱仪的关键技术之一,本论文基于小型快速傅里叶变换光谱仪的研制工作,全面阐述了傅里叶变换光谱仪工作原理和基于迈克尔逊干涉仪下的光谱数据采集软硬件系统设计。本文首先对快速傅里叶变换光谱仪及其信号获取技术的发展过程和现状进行了调研,比较了国内外各个产家同类型的产品参数,并分析了傅里叶变换光谱仪的发展趋势。接着介绍了傅里叶变换光谱仪基础理论,包括干涉分光原理、等光程差采样、快速傅里叶变换等,列举了傅里叶变换光谱仪的基本组成和分类,包括多种分光方式的干涉仪及其优缺点,也作为本文角镜扭摆式干涉仪的选取依据,同时还介绍了光谱仪的性能评价参数。论文根据光谱仪信号获取技术要求,分析了红外探测器噪声以及干涉信号频率范围,确定了干涉模拟调理电路运放芯片选型和电路形式。还设计了一套黑体温度测量和温控电路,可在仪器外场使用中进行实时辐射校正。根据测量精度的要求对模数转换芯片进行了选型和硬件电路的设计,并确定选用ZYNQ作为主控芯片完成信号采集系统的控制和驱动,实现了主控核心硬件电路的设计。通过对ZYNQ软件系统架构特点,以及采集控制系统功能需求的分析。对软件功能进行了软硬件划分,使用FPGA部分作为外设驱动、FFT算法、PID算法等功能的实现。将ARM用于系统核心控制和与上位机的交互。详细介绍了FPGA部分各模块功能设计和实现,以及ARM部分双核协同工作模式。最后对本文设计的傅里叶变换红外光谱仪信号获取系统各功能模块进行了测试,和采集数据分析。验证了干涉模拟采集电路和黑体温控电路的可靠性和高精度的要求,和ZYNQ软硬件系统设计的可行性。本课题研究为嵌入式傅里叶变换红外光谱仪信号获取和处理系统研究及其工程化提供了新的解决方案。
廖张梦[6]（2021）在《面向嵌入式系统的实时传输与接口技术研究》文中研究指明工业控制、医疗装备、汽车电子等领域有大量的嵌入式系统需求,随着实时传感器数据融合、信号大数据在线处理等需求的提高,嵌入式系统架构需要具备更强的实时流处理与数据传输能力。同构的嵌入式CPU、DSP架构往往难以满足复杂流数据处理场景的需求,基于FPGA与CPU结合的异构架构,能够发挥其可灵活定制的优势实现高并发的预处理和复杂数据传输,同时具有功耗低、扩展性好等特点。面向高性能嵌入式信号处理系统需求,本文提出一种传输链路规范化、通用化、可灵活重构的多片FPGA加嵌入式CPU的架构。针对该架构,本文着重研究并设计了FPGA的内外部的灵活互联接口,给出FPGA与嵌入式CPU的控制和传输方案,实现了FPGA和嵌入式CPU在实时数据传输层面的协同。本文的主要工作如下:1)建立并实现了FPGA与嵌入式CPU的PCIe链路,然后完成基于DMA的数据传输,采用命令队列的方式来解决流传输过程中由命令处理延时导致的数据间断问题,通过灵活设定采样量来平衡数据传输的带宽和实时性。2)构建FPGA上的互联基础架构,包括PCIe接口、DMA、以及DDR等模块的互联,该架构可在不改变硬件逻辑的前提下实现多种方式的数据传输,并使用通用接口加中间模块的方式降低模块的耦合深度,具有较好的灵活性和通用性。3)完成了一种高效率的AXI协议接口DMA模块,该DMA模块可对命令进行AXI事务拆分,使软件在发送命令时无需考虑协议4K边界的问题。最后构建了测试平台进行测试和验证。实验结果显示:FPGA与嵌入式CPU之间可实现超过3GB/s的数据传输,FPGA之间通过Aurora可实现超过14GB/s的高带宽传输。在嵌入式CPU管理控制下,系统可以实现实时流数据传输、缓存、数据回放等多种方式的数据传输,表明系统能够实现处理器单元之间的协同和高效稳定传输,验证了架构和传输方案的可行性。
刘先强[7]（2021）在《基于RISC-V的五级流水线处理器的设计与研究》文中认为从超低功耗微控制器到大数据高性能计算,再到人工智能的异构计算,CPU均扮演着核心角色。不同的应用场景对CPU性能的要求各不相同,目前基于x86处理器架构的指令集复杂,投入成本高以及研发难度大等原因,使得其在嵌入式领域逐渐不在具有优势。而基于ARM指令集架构的处理器,虽然占据嵌入式处理器很大市场份额,但是其并非国产微处理器核心,授权受制于国外公司,在国产替代的战略要求下亟需用国产微处理器进行替代。公开指令集的RISC-V微处理器正是由于其低功耗、低研发难度、自主研发等优势,已逐渐得到嵌入式微处理器开发的认可和重视。本文设计主要通过对RISC-V指令集架构、E203处理器以及HBird-E200-SoC的研究,提出了基于RISC-V架构的五级流水处理器内核设计。在完成处理器内核设计的基础上,以Freedom-E310 SoC为参考,对于UART、SPI、GPIO、和I2C等外设模块充分利用和修改已有的IP,完成基于RISC-V的五级流水线处理器的SoC搭建;最后搭建仿真测试平台,对设计的处理器内核以及外设模块进行仿真测试,并将构建的SoC用FPGA进行了原型验证。首先针对处理器核的流水线设计,采用了经典的5级流水线架构,为了提高流水线的利用率,解决流水线产生的数据冒险问题以及访存操作所产生的暂停而造成性能降低。在“取指”单元设计中,指令寄存器采用了指令耦合寄存器设计,保证了“快速”取指,同时采用分支预测设计,有效避免了条件跳转指令造成的流水线冲刷而带来的性能丢失;“执行”单元针对流水线存在的WAW和RAW两种数据相关性而设计了旁路电路模块;“访存”单元设计增加访存控制信号,判断是否需要暂停,从而提高硬件模块的利用率和吞吐率。仿真测试平台首先对处理器核进行了仿真测试,根据指令集架构中的各指令编写汇编测试程序,对处理器核进行功能测试;然后对SoC中各外设模块进行了仿真,根据不同外设的功能和时序特点编写不同的测试代码,完成对各外设模块的仿真和测试,以确保其功能的完整;最后基于Xilinx ARTY A7 FPGA开发板,将设计的SoC用Vivado工具进行原型验证。
郑行杰[8]（2021）在《基于ZYNQ平台的嵌入式多核系统实时性策略的研究与实现》文中指出在半导体产业的不断发展下,多核处理器系统以其高性能、低功耗、可扩展等众多优势逐渐开始应用于嵌入式领域之中。嵌入式多核系统能够适应差异较大的工作环境,具备人机交互、设备管理以及网络通信等功能。然而其内核的延时特性无法保证系统整体的实时性能,因此研究嵌入式多核系统的实时性能具有重要意义。论文针对以上问题进行研究,主要的工作内容如下:（1）论文在研究对称处理器系统与非对称处理器系统特点的基础上,设计了基于SMP、AMP、openAMP三种不同架构的嵌入式多核系统。在ZYNQ-7000 SoC平台上对嵌入式多核系统进行实现,重点分析各个架构的优缺点并对实时性能进行评估。（2）嵌入式多核系统的实现划分为硬件层与软件层两个部分。硬件层实现主要描述在可编程逻辑部分（Programmable Logic,PL）系统链路的连接结构。系统的硬件层主要由数据传输模块与中断控制模块构成,完成数据传输与中断控制设计。软件层实现主要描述在处理器系统部分（Processing System,PS）通信系统的设计与实现,系统软件层的实现按照生命周期管理、内存管理、驱动管理以及通信管理的顺序依次进行分析。（3）论文对三种不同架构的嵌入式多核系统进行实时性能验证,包括中断响应时间验证、核间交互速率验证以及总线交互速率验证,比较不同架构的嵌入式多核系统中硬件层与软件层设计对实时性能的影响,并根据验证结果分析各个架构的适用场景。论文基于ZYNQ-7000 SoC平台进行验证,芯片型号为xc7z020clg484-1,系统时钟频率设置为666MHz。SMP架构的嵌入式多核系统的最大中断延时时间约为AMP与openAMP架构的20倍。当中断频率足够小,达到每秒1500次左右时,SMP架构的嵌入式多核系统才能达到与其他架构一致的总线传输速率,三种架构的最大的总线传输速率约为380MB/s。
钟晓东[9]（2021）在《量子密钥分发专用数据处理芯片关键技术研究》文中提出量子密钥分发（Quantum Key Distribution,QKD）技术是一种原理上绝对安全的密钥分发技术,其是量子力学和密码学相结合的产物,在保密通讯领域有着广泛的应用前景。QKD凭借其独有的安全性优势,有望成为未来保密通讯的最佳方案。我国在QKD领域耕耘多年,已经走在了世界的前列。“墨子号”科学试验卫星一系列实验的圆满成功,量子保密通信“京沪干线”的建成,标志着我国天地一体化的量子密钥分发网络已经初步建成。未来,我国将建设覆盖范围更广、性能更优的QKD网络。QKD技术的发展趋势是技术的民用化、组网的全球化和设备的小型化。设备的小型化是QKD网络大规模建设和应用的重要基础,而设备小型化的关键是QKD关键部件的芯片化。论文针对QKD系统中的数据处理子系统的集成化进行研究,提出基于ASIC（Application-Specific Integrated Circuit,ASIC）技术设计一款 QKD 专用数据处理芯片（称为QKDSOC芯片）,以替代原有QKD设备中的数据处理子系统,实现数据处理子系统的集成化。QKD专用数据处理芯片集成了光源编码、探测器控制、QKD数据后处理、密钥分发、网络协商、流程控制等多种功能,将为QKD设备的集成化、低功耗化和低成本化奠定重要的基础。更为重要的是,该款芯片是我国首款面向QKD领域的数据处理芯片,且具有完全的自主知识产权,对于我国在QKD领域实现技术自主化具有重要意义。QKDSOC芯片的设计目标是用ASIC芯片替代原有QKD设备内的数据处理子系统,协调光源子系统和探测器子系统,实现量子密钥生成的功能。QKDSOC芯片实现了以下几方面的功能。首先是光源子系统的管理。芯片为光源子系统提供驱动编码信息,驱动其产生特定的光脉冲信号,并对光源子系统的运行状态进行监控和管理。其次是探测器子系统的管理。芯片对探测器子系统的运行状态进行监控和管理,并从探测器子系统获取探测到的光子的原始信息。最后是密钥生成流程的管理。密钥生成流程包括和密钥管理设备之间的协商、设备的校准、光源编码信息的生成、探测器数据的获取与预处理、数据的后处理、密钥网络协商、密钥上传等。QKDSOC芯片采用“处理器+协处理器”架构,使用CPU（Central Processing Unit,CPU）及其子系统实现QKD任务的调度和流程的管理,使用QKD协处理器实现高速QKD数据的后处理,使用TOE（TCP/IP Offload Engine,TOE）网络卸载引擎实现密钥的网络协商功能。测试结果表明,QKDSOC芯片达到了设计预期的目标,其数据处理能力支持100kbps速率的密钥生成。本论文的创新点主要体现在以下几个方面:（1）QKDSOC芯片是我国首款面向QKD领域的数据处理芯片,具有自主知识产权。其基于现有的成熟QKD架构设计,首次在系统级层面实现了 QKD系统的集成化、低功耗化。（2）实现了基于TOE技术的网络协商方案。这是首次将TOE技术引入QKD领域。对于提高QKD网络协商的速度、稳定性、安全性具有重要意义。（3）实现了基于协处理器的密钥数据后处理方案。该协处理器集成了 QKD所需的所有数据后处理算法,包括基矢比对、信息融合、纠错、隐私放大、密钥分发、身份认证等。这对于提高密钥处理的速度和安全性具有重要意义。
罗环[10]（2021）在《面向调焦调平的多核DSP图像处理研究与实现》文中研究指明调焦调平系统是高分辨率投影光刻机的重要组成部分,为了获得理想的曝光效果必须使用调焦调平系统实时、准确地测量出硅片相对于投影物镜的离焦量与倾斜量。在基于激光三角测量法的调焦调平技术中,为保证信息的实时性,需要一款高性能的图像处理系统。本文设计并实现了一种面向调焦调平系统的多核DSP图像处理系统,可以在高采样率的情况下同时采集、传输多路图像数据,并及时完成图像处理与算法结果输出。图像处理系统实现了线阵CCD图像的采集传输,算法处理、指令控制等功能。为了提高系统工作效率,本文综合图像处理平台需求与调研结果,选取TI公司的TMS320C6678多核DSP作为算法处理单元,在SYS/BIOS实时操作系统下,实现多核并行算法处理与核间数据通信,并在片间使用Rapid IO总线传输图像数据。系统使用Xilinx公司的Kintex7系列FPGA,通过Cameralink接口接收CCD图像,EMIF16接口接收DSP发送的控制指令与算法处理结果,根据指令信息控制外部相机、光源模块,并将图像与算法结果传输至上位机。最后本文还设计实现了多核DSP的自启动与软件升级功能。系统设计完成后,进行了四方面的测试。首先,对数据传输功能的正确性及关键接口传输速率进行测试,并分析影响传输速率的主要原因。然后,针对关键外设功能进行验证,得到理想结果。之后完成了多核DSP自启动功能测试。最后,在调焦调平系统实验中得出系统性能关键指标。测试结果表明,图像处理系统符合设计要求,并可以成功应用。
二、嵌入系统中断控制器的设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、嵌入系统中断控制器的设计（论文提纲范文）
（2）基于国产芯片的PCIe接口及LDPC译码器设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 PCIe接口逻辑研究现状 |
| 1.2.2 LDPC译码器研究现状 |
| 1.3 论文主要工作及章节安排 |
| 第二章 PCIe协议及LDPC译码算法原理 |
| 2.1 PCIe协议 |
| 2.1.1 PCIe的拓扑结构与层次 |
| 2.1.2 PCIe的数据包格式与事务请求 |
| 2.1.3 PCIe的配置空间与中断机制 |
| 2.2 LDPC译码算法分类 |
| 2.3 补偿最小和算法原理 |
| 2.4 本章小结 |
| 第三章 DMA控制器与LDPC译码器系统设计 |
| 3.1 系统结构与功能 |
| 3.2 基于PCIe IP核的DMA控制器设计与仿真分析 |
| 3.2.1 AXI-TRN协议转换与控制状态寄存器设计 |
| 3.2.2 接收与发送引擎设计 |
| 3.2.3 中断控制器设计 |
| 3.2.4 DMA传输仿真测试 |
| 3.3 基于OMS译码算法的LDPC译码器设计与仿真分析 |
| 3.3.1 控制模块设计 |
| 3.3.2 VNU与 CNU设计 |
| 3.3.3 译码判决模块设计 |
| 3.3.4 位宽转换设计 |
| 3.4 本章小结 |
| 第四章 基于Loongson平台的PCIe驱动开发及系统测试 |
| 4.1 开发环境搭建 |
| 4.2 PCIe设备驱动开发 |
| 4.2.1 PCIe驱动框架设计 |
| 4.2.2 文件操作实现 |
| 4.2.3 与DMA相关的读写函数实现 |
| 4.2.4 中断操作实现 |
| 4.2.5 编译驱动程序 |
| 4.3 应用程序设计 |
| 4.4 系统测试与分析 |
| 4.4.1 DMA传输速率测试与分析 |
| 4.4.2 LDPC译码器功能测试与分析 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 为什么要使用嵌入式操作系统 |
| 1.1.2 操作系统移植的目的与必要性 |
| 1.2 嵌入式实时操作系统国内外研究现状与发展趋势 |
| 1.2.1 ThreadX RTOS研究现状 |
| 1.2.2 i.MX处理器研究现状 |
| 1.3 嵌入式操作系统移植的主流技术 |
| 1.3.1 Linux移植 |
| 1.3.2 BootLoad选择及对比 |
| 1.3.3 移植方案分析 |
| 1.4 主要研究内容 |
| 1.5 论文章节安排 |
| 1.6 本章小结 |
| 第2章 开发环境 |
| 2.1 开发平台 |
| 2.2 硬件环境 |
| 2.2.1 i.MX 6Quad处理器 |
| 2.2.2 JLink调试器 |
| 2.3 软件环境 |
| 2.3.1 ThreadX RTOS代码 |
| 2.3.2 固件库代码 |
| 2.4 本章小结 |
| 第3章 移植方案 |
| 3.1 移植方案综述 |
| 3.2 ThreadX RTOS内核移植 |
| 3.2.1 i.MX6Q开发板启动流程 |
| 3.2.2 ThreadX RTOS内核移植方案设计 |
| 3.3 固件库移植 |
| 3.3.1 SDK中的文档 |
| 3.3.2 裁剪固件库 |
| 3.3.3 C语言部分移植 |
| 3.3.4 汇编部分移植 |
| 3.4 GUIX移植 |
| 3.4.1 使用guix_medical例程 |
| 3.4.2 使用GUIX Studio更改配置 |
| 3.4.3 添加入ThreadX RTOS工程 |
| 3.5 本章小结 |
| 第4章 ThreadX RTOS内核移植实现 |
| 4.1 ThreadX RTOS产品介绍 |
| 4.2 ThreadX RTOS工作机制 |
| 4.2.1 初始化 |
| 4.2.2 线程执行 |
| 4.2.3 中断服务例程 |
| 4.2.4 程序定时器 |
| 4.3 软件部分 |
| 4.3.1 源代码 |
| 4.3.2 工程属性 |
| 4.4 硬件部分 |
| 4.5 本章小结 |
| 第5章 固件库移植实现 |
| 5.1 固件库综述 |
| 5.1.1 什么是固件库 |
| 5.1.2 固件库的优点 |
| 5.2 固件库裁剪 |
| 5.2.1 固件库分析 |
| 5.2.2 固件库裁剪 |
| 5.3 C语言代码移植 |
| 5.3.1 头文件 |
| 5.3.2 armcc兼容GNU C |
| 5.3.3 修改宏 |
| 5.3.4 设置mmu table |
| 5.4 汇编代码移植 |
| 5.4.1 ARM汇编语法 |
| 5.4.2 GNU汇编语法 |
| 5.4.3 移植实现 |
| 5.5 本章小结 |
| 第6章 GUIX移植实现 |
| 6.1 GUIX产品介绍 |
| 6.1.1 GUIX的特性 |
| 6.1.2 GUIX的优点 |
| 6.1.3 GUIX开发工具 |
| 6.1.4 GUIX源代码 |
| 6.2 GUIX Studio的配置 |
| 6.3 GUIX例程移植 |
| 6.3.1 库文件 |
| 6.3.2 头文件 |
| 6.3.3 中断服务 |
| 6.4 本章小结 |
| 第7章 驱动编写 |
| 7.1 I2C通信总线驱动 |
| 7.1.1 设备信息及固件库代码分析 |
| 7.1.2 代码实现 |
| 7.2 IPU显示模块驱动 |
| 7.2.1 设备信息及固件库代码分析 |
| 7.2.2 代码实现 |
| 7.3 GT911触屏模块驱动 |
| 7.3.1 硬件分析 |
| 7.3.2 代码实现 |
| 7.3.3 GT911中断配置 |
| 7.4 本章小结 |
| 第8章 调试及分析 |
| 8.1 FVP平台调试 |
| 8.1.1 scatterload问题 |
| 8.1.2 应用层GUIX中的问题 |
| 8.2 实机运行 |
| 8.2.1 运行画面 |
| 8.2.2 监控画面 |
| 8.3 本章小结 |
| 第9章 总结与展望 |
| 9.1 工作总结 |
| 9.2 工作展望 |
| 参考文献 |
| 附录 |
| 附录A cortexA9.s汇编代码 |
| 附录B I2C驱动代码 |
| 1 bsp_imx6_i2c.h |
| 2 bsp_imx6_i2c.c |
| 附录C IPU驱动代码 |
| 1 bsp_imx6_ipu.h |
| 2 bsp_imx6_ipu.c |
| 附录D触屏模块驱动关键代码 |
| 1 bsp_imx6_touch.h |
| 2 bsp_imx6_touch.c |
| 附录E中断控制器驱动代码 |
| 1 bsp_imx6_touch_eim_int.h |
| 2 bsp_imx6_touch_eim_int.c |
| 致谢 |
（4）基于ARM Cortex-M3核MCU的设计与应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 研究背景及意义 |
| 1.3 研究内容 |
| 1.4 论文组织结构 |
| 第二章 徽控制器整体架构 |
| 2.1 微控制器系统设计 |
| 2.1.1 经典MCU架构 |
| 2.1.2 微控制器整体设计 |
| 2.2 ARM架构处理器概述 |
| 2.3 ARM Cortex-M3软核架构 |
| 2.4 本章小结 |
| 第三章 微控制器硬件逻辑设计 |
| 3.1 AHB总线设计 |
| 3.1.1 AHB总线概述 |
| 3.1.2 AHB总线结构 |
| 3.1.3 AHB总线时序 |
| 3.2 APB总线设计 |
| 3.2.1 APB总线概述 |
| 3.2.2 APB总线结构 |
| 3.2.3 APB总线时序 |
| 3.3 存储系统设计 |
| 3.3.1 SRAM接口控制器设计 |
| 3.3.2 FLASH接口控制器设计 |
| 3.4 外设系统设计 |
| 3.4.1 UART接口设计 |
| 3.4.2 GPS解算模块专用接口设计 |
| 3.5 本章小结 |
| 第四章 微控制器软件程序设计 |
| 4.1 软件程序设计概述 |
| 4.2 中断系统 |
| 4.2.1 异常中断概述 |
| 4.2.2 中断管理简介 |
| 4.3 调试系统 |
| 4.3.1 调试系统概述 |
| 4.3.2 调试架构简介 |
| 4.4 软件程序设计 |
| 4.4.1 软件设计流程 |
| 4.4.2 软件设备驱动库 |
| 4.4.3 应用程序设计 |
| 4.5 本章小结 |
| 第五章 功能仿真与原型验证 |
| 5.1 软硬件系统验证概述 |
| 5.2 Verilog和C语言混合仿真 |
| 5.2.1 UART仿真结果 |
| 5.2.2 GPS解算专用接口的仿真结果 |
| 5.2.3 FLASH控制器读写仿真结果 |
| 5.3 FPGA原型验证 |
| 5.3.1 解算程序在MCU中的调试结果 |
| 5.3.2 FLASH读写程序在MCU中的调试结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 学位论文评阅及答辩情况表 |
（5）基于ZYNQ的快速傅里叶变换光谱仪信号获取技术（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 研究背景与意义 |
| 1.1.1 红外光谱技术 |
| 1.1.2 红外光谱仪 |
| 1.2 国内外研究现状 |
| 1.2.1 傅里叶光谱仪国内外发展现状 |
| 1.2.2 光谱仪嵌入式采集系统发展现状 |
| 1.2.3 国内外同类产品与本方案对比分析 |
| 1.3 论文的主要研究内容 |
| 1.4 论文的结构安排 |
| 第2章 傅里叶变换光谱仪理论基础 |
| 2.1 傅里叶变换光谱仪原理 |
| 2.1.1 干涉分光原理 |
| 2.1.2 有限光程差与截趾函数 |
| 2.1.3 干涉图离散采样 |
| 2.1.4 快速傅里叶变换 |
| 2.1.5 黑体辐射定标 |
| 2.2 傅里叶光谱仪的分类和组成 |
| 2.2.1 迈克尔逊干涉仪 |
| 2.2.2 红外探测器 |
| 2.3 傅里叶变换光谱仪性能参数 |
| 2.3.1 光谱分辨率 |
| 2.3.2 信噪比 |
| 2.3.3 准确性和重复性 |
| 第3章 傅里叶变换光谱仪总体方案和信号获取电路设计 |
| 3.1 傅里叶变换光谱仪总体方案设计 |
| 3.2 硬件系统总体设计 |
| 3.3 干涉模拟信号调理电路 |
| 3.3.1 长波光导探测器前置放大电路 |
| 3.3.2 中短波光伏探测器前置放大电路 |
| 3.4 内部黑体控制电路 |
| 3.4.1 温控电路 |
| 3.4.2 电机驱动电路 |
| 3.5 信号模数转换电路 |
| 3.5.1 干涉信号采样电路 |
| 3.5.2 黑体温度采样电路 |
| 3.6 ZYNQ主控核心电路 |
| 3.6.1 ZYNQ芯片选型 |
| 3.6.2 电源供电和系统时钟 |
| 3.6.3 DDR内存 |
| 3.6.4 以太网接口 |
| 3.6.5 QSPI Flash |
| 第4章 基于ZYNQ的采集控制传输软件系统 |
| 4.1 ZYNQ SOC软件系统简介 |
| 4.2 软件系统总体设计 |
| 4.3 PL通信系统逻辑设计 |
| 4.3.1 AXI_Lite模块 |
| 4.3.2 AXI_Stream模块 |
| 4.4 PL数据采集处理系统逻辑设计 |
| 4.4.1 干涉信号采集模块 |
| 4.4.2 傅里叶变换计算模块 |
| 4.4.3 数据存储模块 |
| 4.4.4 时序控制模块 |
| 4.5 PL内黑体控制系统逻辑设计 |
| 4.5.1 温控模块 |
| 4.5.2 电机驱动模块 |
| 4.6 PS嵌入式软件开发 |
| 4.6.1 双核AMP模式 |
| 4.6.2 初始化配置 |
| 4.6.3 LwIP以太网协议栈 |
| 4.6.4 DMA驱动 |
| 第5章 系统功能测试和结果分析 |
| 5.1 信号采集处理功能测试 |
| 5.2 内黑体控制功能测试 |
| 5.3 以太网传输功能测试 |
| 5.4 采集光谱数据分析 |
| 第6章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介及攻读学位期间发表的学术论文与研究成果 |
（6）面向嵌入式系统的实时传输与接口技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 嵌入式系统处理架构 |
| 1.2.2 嵌入式系统总线 |
| 1.3 本文研究内容 |
| 2 相关技术 |
| 2.1 FPGA及其资源简介 |
| 2.1.1 FPGA的基本结构 |
| 2.1.2 GTH收发器 |
| 2.2 相关协议 |
| 2.2.1 AMBA＿AXI4协议 |
| 2.2.2 PCIe协议概述 |
| 2.3 DDR SDRAM简介 |
| 2.4 本章小结 |
| 3 面向实时处理的嵌入式整体架构 |
| 3.1 系统硬件架构 |
| 3.1.1 处理器单元 |
| 3.1.2 DDR大容量缓存 |
| 3.1.3 FMC数据源接口 |
| 3.1.4 系统扩展 |
| 3.2 整体功能与接口方案 |
| 3.2.1 整体功能 |
| 3.2.2 接口方案 |
| 3.3 数据传输方案 |
| 3.3.1 基于DMA的数据传输 |
| 3.3.2 实时流数据传输 |
| 3.3.3 高速数据流缓存 |
| 3.3.4 多类型数据组包上传 |
| 3.3.5 数据回放 |
| 3.4 本章小结 |
| 4 FPGA内部架构及接口实现 |
| 4.1 FPGA内部架构 |
| 4.1.1 IP integrator及 AXI互联核心 |
| 4.1.2 基于AXI的系统互联 |
| 4.1.3 时钟与带宽 |
| 4.2 PCIe接口 |
| 4.2.1 AXI Bridge for PCIe配置 |
| 4.2.2 PCIe地址映射 |
| 4.2.3 PCIe中断方案 |
| 4.2.4 MSI-X中断实现 |
| 4.3 DMA模块 |
| 4.3.1 DMA命令获取 |
| 4.3.2 DMA数据传输模块 |
| 4.3.3 DMA的软件复位 |
| 4.3.4 DMA仿真 |
| 4.4 DDR缓存模块 |
| 4.5 控制和状态寄存器 |
| 4.5.1 系统控制寄存器 |
| 4.5.2 算法寄存器 |
| 4.6 Aurora传输模块 |
| 4.7 本章小结 |
| 5 测试与验证 |
| 5.1 DDR缓存测试 |
| 5.2 DMA模块测试 |
| 5.3 PCIe接口测试 |
| 5.3.1 MSI-X中断测试 |
| 5.3.2 数据传输测试 |
| 5.4 Aurora传输测试 |
| 5.4.1 速度和正确性测试 |
| 5.4.2 流量控制测试 |
| 5.5 整体传输测试 |
| 5.5.1 测试平台 |
| 5.5.2 数据源生成和校验 |
| 5.5.3 实时流数据传输 |
| 5.5.4 高速数据流缓存 |
| 5.5.5 多数据类型组包上传 |
| 5.5.6 数据回放 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
（7）基于RISC-V的五级流水线处理器的设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要内容与结构安排 |
| 第2章 RISC-V处理器相关研究 |
| 2.1 指令集架构概述 |
| 2.1.1 处理器设计技术的概述 |
| 2.1.2 CISC与RISC指令集 |
| 2.1.3 RISC-V指令集 |
| 2.2 RISC-V内核简介 |
| 2.2.1 流水线架构 |
| 2.2.2 分支预测 |
| 2.2.3 流水线中的冒险 |
| 2.3 总线协议概述 |
| 2.3.1 AXI与AHB总线协议 |
| 2.3.2 ICB总线协议 |
| 第3章 RISC-V处理器核5级流水线的研究与设计 |
| 3.1 总体设计思路 |
| 3.1.1 五级流水线的冒险处理 |
| 3.2 流水线设计 |
| 3.2.1 取指 |
| 3.2.2 译码 |
| 3.2.3 执行 |
| 3.2.4 写回 |
| 3.2.5 访存以及存储系统 |
| 3.3 异常处理机制 |
| 3.4 硬件实现 |
| 第4章 基于RISC-V的SoC设计与实现 |
| 4.1 五级流水线SoC设计概述 |
| 4.2 UART |
| 4.2.1 UART通信协议 |
| 4.2.2 UART模块的设计和实现 |
| 4.3 SPI |
| 4.3.1 SPI通信协议 |
| 4.3.2 SPI模块的设计和实现 |
| 4.4 I~2C |
| 4.4.1 I~2C总线协议 |
| 4.4.2 I~2C模块的设计和实现 |
| 4.5 GPIO |
| 第5章 基于RISC-V的SoC平台验证 |
| 5.1 仿真以及编译平台搭建 |
| 5.2 CPU仿真测试 |
| 5.3 UART的仿真与测试 |
| 5.4 GPIO仿真与测试 |
| 5.5 QSPI仿真与测试 |
| 5.6 I~2C仿真与测试 |
| 5.7 基于五级流水处理器SoC的FPGA原型验证 |
| 5.7.1 建立项目工程 |
| 5.7.2 搭建完整的FPGA原型平台 |
| 第6章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 学位论文评阅及答辩情况表 |
（8）基于ZYNQ平台的嵌入式多核系统实时性策略的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要研究工作及结构 |
| 第二章 嵌入式多核系统设计 |
| 2.1 嵌入式多核系统实时性能 |
| 2.1.1 实时性能 |
| 2.1.2 实时性能验证指标 |
| 2.2 嵌入式多核系统实时性策略 |
| 2.2.1 SMP架构策略 |
| 2.2.2 AMP架构策略 |
| 2.2.3 openAMP架构策略 |
| 2.3 嵌入式多核系统实现平台及开发环境 |
| 2.3.1 ZYNQ-7000 SoC平台 |
| 2.3.2 ZYNQ-7000 SoC开发环境 |
| 2.4 嵌入式多核系统方案设计 |
| 2.4.1 基于SMP架构的嵌入式多核系统 |
| 2.4.2 基于AMP架构的嵌入式多核系统 |
| 2.4.3 基于openAMP架构的嵌入式多核系统 |
| 2.5 本章小结 |
| 第三章 嵌入式多核系统的硬件层实现 |
| 3.1 硬件层设计概述 |
| 3.2 数据传输模块设计 |
| 3.2.1 AXI DMA设计 |
| 3.2.2 AXI DMA配置流程 |
| 3.3 中断模块设计 |
| 3.4 嵌入式多核系统硬件层实现比较 |
| 3.5 本章小结 |
| 第四章 嵌入式多核系统的软件层实现 |
| 4.1 基于SMP架构的嵌入式多核系统 |
| 4.1.1 基于SMP架构的生命周期管理 |
| 4.1.2 基于SMP架构的内存管理 |
| 4.1.3 基于SMP架构的驱动管理 |
| 4.1.4 基于SMP架构的通信管理 |
| 4.2 基于AMP架构的嵌入式多核系统 |
| 4.2.1 基于AMP架构的生命周期管理 |
| 4.2.2 基于AMP架构的内存管理 |
| 4.2.3 基于AMP架构的驱动管理 |
| 4.2.4 基于AMP架构的通信管理 |
| 4.3 基于openAMP架构的嵌入式多核系统 |
| 4.3.1 基于openAMP架构的生命周期管理 |
| 4.3.2 基于openAMP架构的内存管理 |
| 4.3.3 基于openAMP架构的驱动管理 |
| 4.3.4 基于openAMP架构的通信管理 |
| 4.4 嵌入式多核系统软件层实现比较 |
| 4.5 本章小结 |
| 第五章 验证与分析 |
| 5.1 验证平台环境搭建 |
| 5.2 验证结果及分析 |
| 5.2.1 中断响应时间验证 |
| 5.2.2 核间交互速率验证 |
| 5.2.3 总线交互速率验证 |
| 5.3 验证结果对比 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 个人简历及攻读硕士学位期间的研究成果 |
（9）量子密钥分发专用数据处理芯片关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 量子密钥分发技术发展概述 |
| 1.1.1 量子密钥分发发展回顾 |
| 1.1.2 量子密钥分发网络建设 |
| 1.1.3 量子密钥分发发展趋势 |
| 1.2 量子密钥分发面临的挑战 |
| 1.2.1 单光子探测技术 |
| 1.2.2 量子中继 |
| 1.2.3 技术标准化 |
| 1.2.4 设备小型化 |
| 1.3 本论文内容 |
| 第2章 QKD系统集成化方案 |
| 2.1 40MHz-QKD设备 |
| 2.1.1 量子密钥分发流程 |
| 2.1.2 40MHz-QKD设备结构 |
| 2.1.3 数据处理子系统需求 |
| 2.1.4 40MHz-QKD设备面临的挑战 |
| 2.2 基于ASIC技术的QKD方案 |
| 2.2.1 系统架构 |
| 2.2.2 关键技术 |
| 2.2.3 可行性分析 |
| 第3章 QKD_SOC芯片设计 |
| 3.1 QKD_SOC芯片总体结构 |
| 3.1.1 设计指标 |
| 3.1.2 结构及功能划分 |
| 3.1.3 工作流程 |
| 3.2 光源编码 |
| 3.2.1 发光编码 |
| 3.2.2 存储控制 |
| 3.2.3 流量控制 |
| 3.3 探测器模型 |
| 3.4 探测器控制 |
| 3.5 QKD协处理器 |
| 3.5.1 QKD协处理器结构 |
| 3.5.2 基矢比对 |
| 3.5.3 密钥累积 |
| 3.5.4 密钥纠错 |
| 3.5.5 隐私放大 |
| 3.5.6 密钥下发 |
| 3.5.7 身份认证 |
| 3.5.8 存储空间分配 |
| 3.5.9 复分接 |
| 3.6 TCP/IP卸载引擎 |
| 3.6.1 TOE整体结构 |
| 3.6.2 MAC模块 |
| 3.6.3 ARP模块 |
| 3.6.4 IP模块 |
| 3.6.5 ICMP模块 |
| 3.6.6 UDP模块 |
| 3.6.7 TCP模块 |
| 3.7 CPU及其子系统 |
| 3.7.1 中央处理器 |
| 3.7.2 互联总线 |
| 3.7.3 低速外设 |
| 第4章 QKD_SOC验证 |
| 4.1 验证目标 |
| 4.2 TCP/IP卸载引擎验证 |
| 4.3 CPU子系统验证 |
| 4.4 QKD子系统验证 |
| 4.5 QKD业务验证 |
| 4.6 验证总结 |
| 第5章 芯片测试 |
| 5.1 QKD_SOC芯片 |
| 5.2 芯片测试大纲 |
| 5.3 测试板 |
| 5.3.1 测试板结构 |
| 5.3.2 核心板功能 |
| 5.4 芯片测试项目 |
| 5.4.1 系统启动测试 |
| 5.4.2 JTAG调试模式测试 |
| 5.4.3 CPU子系统测试 |
| 5.4.4 调试网口测试 |
| 5.4.5 密钥协商网口测试 |
| 5.4.6 QKD子系统测试 |
| 5.5 测试总结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（10）面向调焦调平的多核DSP图像处理研究与实现（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 调焦调平概述 |
| 1.2 课题研究背景与意义 |
| 1.3 国内外研究现状 |
| 1.3.1 多核DSP发展现状 |
| 1.3.2 图像处理技术发展现状 |
| 1.4 本文主要研究工作与章节安排 |
| 第二章 系统总体方案与关键技术研究 |
| 2.1 需求分析与调研 |
| 2.1.1 主控微处理器调研 |
| 2.1.2 C6x系列DSP调研 |
| 2.2 系统总体方案设计 |
| 2.3 关键技术研究 |
| 2.3.1 SYS/BIOS实时操作系统 |
| 2.3.2 核间通信技术 |
| 2.3.3 C6678 中断系统 |
| 2.3.4 Rapid IO传输技术 |
| 2.3.5 EMIF总线 |
| 2.3.6 SPI总线 |
| 2.3.7 多核DSP自启动技术 |
| 2.4 本章小结 |
| 第三章 图像处理系统实现 |
| 3.1 硬件设计与研究 |
| 3.1.1 硬件需求与框架 |
| 3.1.2 关键电路模块设计 |
| 3.2 算法研究与实现 |
| 3.2.1 算法概述 |
| 3.2.2 离焦量计算 |
| 3.2.3 倾斜量计算 |
| 3.3 图像数据传输实现 |
| 3.4 关键外设驱动开发 |
| 3.4.1 Nand Flash |
| 3.4.2 DDR3 |
| 3.4.3 EMIF16 FPGA |
| 3.5 多核DSP自启动实现 |
| 3.6 软件离线升级实现 |
| 3.7 本章小结 |
| 第四章 系统调试与验证 |
| 4.1 图像数据传输测试 |
| 4.1.1 数据传输正确性测试 |
| 4.1.2 SRIO接口速率测试 |
| 4.2 关键外设功能测试 |
| 4.2.1 Nand Flash读写测试 |
| 4.2.2 DDR3 读写测试 |
| 4.3 多核自启动测试 |
| 4.4 调焦调平系统性能测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 展望 |
| 参考文献 |
| 附录1 英文缩略词 |
| 附录2 图像处理系统硬件电路 |
| 攻读硕士学位期间的学术活动及成果情况 |
四、嵌入系统中断控制器的设计（论文参考文献）
- [1]面向小型无人机系统的跨平台可信Hypervisor模块研究[D]. 吴小强. 哈尔滨工业大学, 2021
- [2]基于国产芯片的PCIe接口及LDPC译码器设计与实现[D]. 李龙乾. 南京信息工程大学, 2021(01)
- [3]基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用[D]. 郭涛. 华北电力大学(北京), 2021(01)
- [4]基于ARM Cortex-M3核MCU的设计与应用[D]. 赵东升. 山东大学, 2021(12)
- [5]基于ZYNQ的快速傅里叶变换光谱仪信号获取技术[D]. 吴健. 中国科学院大学(中国科学院上海技术物理研究所), 2021(01)
- [6]面向嵌入式系统的实时传输与接口技术研究[D]. 廖张梦. 浙江大学, 2021(01)
- [7]基于RISC-V的五级流水线处理器的设计与研究[D]. 刘先强. 山东大学, 2021(12)
- [8]基于ZYNQ平台的嵌入式多核系统实时性策略的研究与实现[D]. 郑行杰. 电子科技大学, 2021(01)
- [9]量子密钥分发专用数据处理芯片关键技术研究[D]. 钟晓东. 中国科学技术大学, 2021(09)
- [10]面向调焦调平的多核DSP图像处理研究与实现[D]. 罗环. 合肥工业大学, 2021